目的
撮像素子においてＡＤ変換速度を維持したまま、その出力信号の処理方法を変えることで、複数画素からなる画面領域ごとに選択された撮像性能を改善することができる撮像素子を提供する。
効果
ＡＤ変換速度を維持したまま、その出力信号の処理方法を変えることで、画面領域ごとに選択された撮像性能を改善することができる。
技術概要
隣接する複数の画素からなる画素ブロックにブロック化されて制御される画素アレイと、
前記画素ブロックの画素ブロック列に対応するカラム読出回路からなる信号読出回路を備える、撮像素子であって、
前記カラム読出回路は、
前記画素ブロックの各画素の画素信号に対して、それぞれ互いに異なるゲインを適用して積算する機能を有するアナログ積算器と、
前記アナログ積算器の出力をデジタル信号に変換するＡＤＣ（アナログ／デジタル変換器）と
を備えることを特徴とする、撮像素子。
基本情報
開放特許情報
)
登録者情報
その他の情報
