目的
ハーフブリッジ方式若しくはフルブリッジ方式で構成されたスイッチング回路において、回路基板の導電層でスイッチング素子間の接続を実現することにより、スイッチング素子間を接続する配線を無くして配線部の寄生容量成分（即ち、寄生ＬＣ）を抑制する。
効果
一対のスイッチング素子を直列接続する配線の寄生ＬＣを抑制することができ、寄生ＬＣによるノイズを抑制することができる。
技術概要
導電性を有する第１の金属層と、
正負両電極のうちの一方の電極が第１の金属層を介して互いに電気接続され、スイッチング回路の少なくとも一部を構成する一対のスイッチング素子と、
第１のスイッチング素子における正負両電極のうちの他方の電極に電気接続されて、導電性を有する第２の金属層と、
第２のスイッチング素子における正負両電極のうちの他方の電極に電気接続されて、導電性を有する第３の金属層とを備え、
第１の金属層に電気接続された第１及び第２のスイッチング素子の電極は、相互に逆極性とされ、
第２及び第３の金属層に電気接続された第１及び第２のスイッチング素子の電極は、相互に逆極性とされ、
第１及び第２のスイッチング素子は、第１の金属層を介して直列接続され、
第２及び第３の金属層は、別体に構成され、
一対のスイッチング素子の各ゲート配線は、第１の金属層の一対のスイッチング素子接続側面上で一対のスイッチング素子に挟まれる部位、並びに第２及び第３の金属層に挟まれる部位にそれぞれ設けられ、
各ゲート配線は、第１及び第２、第３の金属層、並びに一対のスイッチング素子の積層方向で互いに重なって配置されている、電子基板。
基本情報
開放特許情報
)
登録者情報
その他の情報
