適用製品
所定の演算処理を実行するために好適なメモリ回路および演算回路を有する演算処理装置
目的
メモリ回路の異なるメモリブロックに対して、所定の演算処理に対応した、データの複数の組み合わせに関して、並列に読み出し処理および書き込み処理を実行し、また演算回路は、前記メモリ回路に記憶されたデータに関して、前記のように並列に読み出されたデータに対して所定の演算処理を実行することを特徴とする演算処理装置を提供する。
効果
空間認識や物体認識などの知的処理をハードウェア実装する際に、演算処理において必要となるデータの複数の組み合わせに関して並列に読み出し処理および書き込み処理を実行することができるため、ロボットの制御などに必要な知的処理を高速に実行することが可能となる。
技術概要
複数のメモリブロックから構成され、それぞれのメモリブロックに独立にアクセスすることにより、データに並列にアクセスすることが可能なメモリ回路と、前記メモリ回路の異なるメモリブロックに保持された複数のデータに関して、並列に読み出しおよび書き込みするための制御回路と、前記並列に読み出したデータに対して所定の演算処理を実行する演算回路とを有する演算処理装置であって、前記制御回路は、前記メモリ回路の異なるメモリブロックに対して、前記所定の演算処理に対応した、データの複数の組み合わせに関して、並列に読み出し処理および書き込み処理を実行可能とすることを特徴とし、また前記メモリ回路は、空間情報と相関を有する異なる事象または特徴に関するデータを記憶し、また前記演算回路は、前記メモリ回路に記憶されたデータに関して、並列に読み出した前記データの複数の組み合わせに対して所定の演算処理を実行することを特徴とする演算処理装置。
基本情報
開放特許情報
)
登録者情報
その他の情報
