効果
消費電力および消費エネルギーを抑制することができる。
技術概要
各々のメモリセルが、伝達特性にヒステリシスを実質的に有さない第１モードと伝達特性にヒステリシスを有する第２モードとが切り替わる第１インバータ回路および第２インバータ回路を各々備え、前記第１インバータ回路の出力ノードおよび入力ノードは前記第２インバータ回路のそれぞれ入力ノードおよび出力ノードに接続された双安定回路を備える複数のメモリセルを有するセルアレイと、
前記複数のメモリセルのうちデータを保持しなくてもよい１または複数の第１メモリセルを電源遮断した後、前記複数のメモリセルのうち残りの１または複数の第２メモリセル内の双安定回路を前記第２モードとし、前記第２モードを維持した状態で前記１または複数の第２メモリセル内の双安定回路に、データをリードおよび／またはライトするときに双安定回路に供給される第１電源電圧より低く前記第２モードの双安定回路がデータを保持できる第２電源電圧を供給する制御回路と、
を備える電子回路。
基本情報
開放特許情報
)
登録者情報
その他の情報
