目的
書込み終了について高い検出マージンを有し、かつ単純な回路構成によりデータ書き込み時の電力消費を低減するデータ書き込み装置を提供する。
効果
書込み終了について高い検出マージンを有し、かつ単純な回路構成によりデータ書き込み時の電力消費を低減できる。
技術概要
２端子を有する抵抗変化型の記憶素子及び記憶素子を選択するためのＮＭＯＳトランジスタを含むメモリセルがＮ×Ｍの配列として配置されており、
第１行から第Ｎ行において、Ｍ個のメモリセルに含まれる記憶素子の一方の端は、Ｎ×Ｍの配列として配置されたメモリセルを行毎に選択するための選択用ＮＭＯＳトランジスタを介して、第１のＰＭＯＳトランジスタのドレイン端と第１のＮＭＯＳトランジスタのドレイン端とが接続された第１接続ノードに接続され、
ＮＭＯＳトランジスタの電流路の記憶素子に接続されていない方の端は、第２のＰＭＯＳトランジスタのドレイン端と第２のＮＭＯＳトランジスタのドレイン端とが接続された第２接続ノードに接続され、
各メモリセルに含まれるＮＭＯＳトランジスタは記憶素子を列ごとに選択するためのトランジスタであり、
記憶素子にデータを書き込む書き込み手段と、
データの書き込みが終了したことを表す書き込み終了信号を供給する書き込み終了検出手段と、
書き込み手段による記憶素子へのデータの書き込みを停止させる書き込み制御手段と、を備える、
ことを特徴とする抵抗変化型記憶素子のデータ書き込み装置。
基本情報
開放特許情報
)
登録者情報
その他の情報
