目的
差動対回路を用いて、ＣＭＯＳ回路の問題点がなく、コンパクトな回路を実現する。
効果
微小な入力電圧時でも高速スイッチングを可能としている。また、高速性とコンパクト性を維持したまま、大幅な低消費電力化が達成できる。
技術概要
ＭＯＳトランジスタを用いた半導体記憶回路であって、
２つのＣＭＯＳＮＯＴ回路の入出力をリング状に接続するとともに、前記２つのＣＭＯＳＮＯＴ回路に直列に接続した、ＭＯＳトランジスタによるスイッチング回路からなる負荷・保持回路と、
前記２つのＣＭＯＳＮＯＴ回路の入出力と接続され、相補の入力信号を入力する２つのＭＯＳトランジスタによる差動対回路と、
直列に接続された２つのＭＯＳトランジスタの間にキャパシタを並列に接続して、前記差動対回路と直列に接続されたダイナミック電流源と
を備え、前記負荷・保持回路のスイッチング回路のＭＯＳトランジスタと、前記電流源を構成する前記２つのＭＯＳトランジスタとには、クロック信号とその相補の信号とを印加し、前記負荷・保持回路と前記差動対回路とは、同時には作動しないことを特徴とする半導体記憶回路。
基本情報
開放特許情報
)
登録者情報
その他の情報
