目的
貫通電極の数を減少させて、単位センサに対応する単位回路領域の面積を縮小し、高集積化が可能な積層型の信号処理回路を提供する。
効果
貫通電極の数を減少させて、単位センサに対応する単位回路領域の面積を縮小し、高集積化が可能な積層型の信号処理回路を実現できる。
技術概要
アナログ信号をデジタル信号に変換してビット値を出力する信号処理回路であって、
前記信号処理回路は、各ビットを決定するための要素回路を複数含み、前記要素回路は複数の層に分割されて積層構成され、各層の前記要素回路は要素回路エリアの所定の単位回路領域内に配置され、
前記要素回路を動作させるパルス信号は、前記単位回路領域内に設けられた積層方向の配線により伝送され、
前記要素回路の出力ビット値は、各層の面内方向に読み出され、前記要素回路エリアの外側で外部に取り出され、
各層の前記出力ビット値の取り出し位置は、層ごとに面内の位置が互いに異なる
信号処理回路。
基本情報
開放特許情報
)
登録者情報
その他の情報
