目的
回路面積の増大を抑制することが可能な半導体装置及びその製造方法を提供する。
効果
回路面積の増大を抑制することが可能な半導体装置及びその製造方法を提供することができる。
技術概要
半導体基板と、
前記半導体基板上の第１の高さの第１の面に沿って互いに平行になるように形成された直線状の複数の第１の配線部、
前記半導体基板上の第２の高さの第２の面に沿って前記複数の第１の配線部に交差する方向に形成された直線状の複数の第２の配線部、及び
前記複数の第１の配線部のそれぞれにおける前記第１の面に垂直な方向から見た前記複数の第２の配線部との交差部と、前記複数の第２の配線部のそれぞれとの間において、前記第１の配線部及び前記第２の配線部と接続して設けられた複数の記憶素子を有する第１の領域と、
前記半導体基板上の前記第１の面に沿って互いに平行になるように形成された直線状の複数の第３の配線部、
前記半導体基板上の前記第２の面に沿って前記複数の第３の配線部に交差する方向に形成された直線状の複数の第４の配線部、及び
前記第３の配線部と前記第４の配線部との間に少なくとも配置された絶縁体を有する第２の領域と、
を備える半導体装置。
基本情報
開放特許情報
)
登録者情報
その他の情報
