適用製品
遅延モニタ回路及び再構成可能な遅延回路、集積回路におけるトランジスタのばらつきを測定、補正する回路及び方法
目的
集積回路が動作する際の信号伝搬時間をチップ上で測定する遅延モニタ回路に用いられる遅延回路であって、遅延モニタ回路に関するチップ面積の増大を抑制し、製造コストの低減を実現可能な遅延回路を提供する。
効果
本発明の遅延回路はその遅延特性を様々に変化させることができる。このため、測定したい遅延特性に応じて複数の遅延モニタ回路を用意する必要がなく、単一の遅延モニタ回路を用いてトランジスタばらつきの評価を行うことができる。その結果、チップ面積の増大を抑制し、製造コストの低減を実現できる。
技術概要
集積回路内の信号伝搬時間の遅延を測定する遅延モニタ回路に含まれる再構成可能な遅延回路であって、
入力信号を入力する入力ノードと、
出力信号を出力する出力ノードと、
入力信号に基づきオンしたときに電源電位を出力ノードに接続するプルアップ回路と、入力信号に基づきオンしたときにグランド電位を出力ノードに接続するプルダウン回路との直列回路を含む第１の反転回路と、
入力信号に基づきオンしたときに電源電位を出力ノードに接続するプルアップ回路と、入力信号に基づきオンしたときにグランド電位を出力ノードに接続するプルダウン回路との直列回路を含む第２の反転回路と、
電源電位と出力ノードの間において、第１の反転回路のプルアップ回路と直列に接続された第１のパストランジスタと、
グランド電位と出力ノードの間において、第１の反転回路のプルダウン回路とに直列に接続された第２のパストランジスタと、
入力ノードと第２の反転回路のプルアップ回路の入力との間に直列に接続された第３のパストランジスタと、
入力ノードと第２の反転回路のプルダウン回路の入力との間に直列に接続された第４のパストランジスタと、を備えることを特徴とする遅延回路。
基本情報
開放特許情報
)
登録者情報
その他の情報
