結晶配向層積層構造体、電子メモリ及び結晶配向層積層構造体の製造方法

開放特許情報番号:L2014001516 開放特許情報登録日:2014/8/27 最新更新日:2018/1/23

基本情報
出願番号
公開番号
WO2015/174240
登録番号
出願日
2015/4/23
公開日
2015/11/19
出願人
国立研究開発法人産業技術総合研究所
特許権者
国立研究開発法人産業技術総合研究所
権利化状況
権利化済
発明の名称
結晶配向層積層構造体、電子メモリ及び結晶配向層積層構造体の製造方法
開放特許情報
技術分野
電気・電子 金属材料 無機材料
機能
材料・素材の製造
適用製品
結晶配向層積層構造体、電子メモリ及び前記結晶配向層積層構造体の製造方法
目的
下地基板や電極基板の材質を幅広く選択可能な結晶配向層積層構造体、前記結晶配向層積層構造体を用いた電子メモリ及び前記結晶配向層積層構造体の製造方法を提供すること。
効果
従来技術における前記諸問題を解決することができ、下地基板や電極基板の材質を幅広く選択可能な結晶配向層積層構造体、前記結晶配向層積層構造体を用いた電子メモリ及び前記結晶配向層積層構造体の製造方法を提供することができる。
技術概要
下地基板や電極基板の材質を幅広く選択可能な結晶配向層積層構造体、前記結晶配向層積層構造体を用いた電子メモリ及び前記結晶配向層積層構造体の製造方法を提供する。本発明に係る結晶配向層積層構造体は、基板と、前記基板上に積層されるとともにゲルマニウム、シリコン、タングステン、ゲルマニウム−シリコン、ゲルマニウム−タングステン及びシリコン−タングステンのいずれかで形成され、厚みが薄くとも1nm以上である配向制御層と、前記配向制御層上に積層されるとともにSbTe、Sb2Te3、BiTe、Bi2Te3、BiSe及びBi2Se3のいずれかを主成分として形成され、一定の結晶方位に配向される第1の結晶配向層と、を有することを特徴とする。
イメージ図
実施実績   :
許諾実績 :
特許権譲渡  :
特許権実施許諾:
登録者情報
その他の情報
関連特許
(国内):
(国外):
固定URLをクリップボードにコピーしました。
Copyright © INPIT Rights Reserved