目的
回路を構成する各トランジスタの設計サイズ（ゲート幅／ゲート長）によらず、またマージン設計を行うことなしに、安定な動作が可能な半導体記憶装置を提供する。
効果
回路を構成する各トランジスタの設計値（ゲート幅／ゲート長）によらずマージンフリーな設計を行うことが可能な半導体記憶装置を提供することが可能となる。
小型化、低電圧化が図れ、メモリセル内のデータを消失することなく、正しく保持することが可能となる。
また、高速な読み出し速度を維持したまま、情報記憶部の保持特性を維持し、トランジスタ数が削減でき、レイアウトの容易化、小型化が図れる。
技術概要
データ入力端子Ｄ、書込許可入力端子φ、及びデータ出力端子Ｑ−を有し、書込許可入力端子φのライト選択信号がアサートされるとデータ入力端子Ｄのライトデータ信号の電圧をスルーし、ライト選択信号がネゲートされるとデータライトデータ信号の電圧をホールドし、スルー／ホールドされる電圧の反転値をデータ出力端子Ｑ−から出力するＤラッチ回路２、並びにＤラッチ回路２のデータ出力端子Ｑ−とリードデータ線ＲＤの間に接続され、リード選択信号がアサートされるとデータ出力端子Ｑ−の電圧の反転値をリードデータ線ＲＤへ出力しリード選択信号がネゲートされると出力が高インピーダンス状態となるトライステートバッファ３を具備するメモリセル１とを備えた。
基本情報
開放特許情報
)
登録者情報
その他の情報
