目的
面積の増大及び動作回路の低下を防止することができるエラートレラント方法及びそれを使用可能な半導体集積回路を提供する。
効果
面積の増大及び動作回路の低下を防止可能なエラートレラント方法及びそれを使用可能な半導体集積回路を提供することができる。
技術概要
図は、この半導体集積回路の機能ブロックを示す図である。この回路は、第一の組み合わせ回路部Ｃ１と、この第一の組み合わせ回路部Ｃ１に接続される遅延回路部（遅延時間δ）Ｄ１と、第二の組み合わせ回路部Ｃ２と、第一の組み合わせ回路部Ｃ１、遅延回路部Ｄ１及び第二の組み合わせ回路部Ｃ２とに接続される多数決回路部Ｖと、この多数決回路部Ｖに接続されるラッチ回路部Ｌと、を有して構成している。第一の組み合わせ回路部Ｃ１は、所定の入力を受け付け、一定の結果を出力することができる回路部（論理回路）である。第二の組み合わせ回路部Ｃ２は、第一の組み合わせ回路部と同一の機能を実現することができる回路部であり、例えば、第一の組み合わせ回路部Ｃ１と第二の組み合わせ回路部Ｃ２に同一の値がそれぞれ入力された場合、第一の組み合わせ回路部Ｃ１及び第二の組み合わせ回路部Ｃ２は同一の結果を出力する。これにより、一方がソフトエラーを発生させた場合であっても、他方はソフトエラーのない正常な値の出力を行うことができていると考えられ、これにより信頼性を高くすることができる。
基本情報
開放特許情報
)
登録者情報
その他の情報
